SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP7219658

Publication date:

1995-08-18

Inventor:

YAMADA TOYONAGA; others: 01

Applicant:

FUJITSU LTD

Classification:

- international:

G05F1/56

- european:

Application number:

JP19940008542 19940128

Priority number(s):


Abstract of JP7219658

PURPOSE: To secure the stable operation of a reference voltage generating circuit by operating the reference voltage generating circuit in normal operation by using a boosted voltage lower than an external source voltage as a source voltage.

CONSTITUTION:In the normal operation, a switch element 17 is turned ON, so the boosted voltage VIIB outputted from a boosting circuit 16 is supplied as the source voltage to the reference voltage-generating circuit 15 through the switch element 17. Here, the boosting circuit 16 boosts a reference voltage VREF within a voltage range lower than an external voltage power source VCC, and the boosted voltage VIIB is lower than the external source voltage VCC. Namely, the reference voltage generating circuit 15 operates normally by using the boosted voltage VIBB lower than the external source voltage VCC as its source voltage. Consequently, the stable operation of the

reference voltage generating circuit 16 can be

secured.



Data supplied from the esp@cenet database - Worldwide

BEST AVAILABLE COPY

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

特開平7-219658

(43)公開日 平成7年(1995)8月18日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

1/56 G05F

310 K

審査請求 未請求 請求項の数14 〇L (全 10 頁)

(21)出願番号

特麗平6-8542

(22)出願日

平成6年(1994)1月28日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 山田 豊修

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 遠藤 哲哉

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 平戸 哲夫

(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【目的】降圧回路を内蔵して構成される半導体集積回路 に関し、基準電圧発生回路を構成するトランジスタのゲ ート酸化膜と、降圧電圧を電源電圧として動作する内部 回路を構成するトランジスタのゲート酸化膜とを同一の プロセスで形成して同一の膜厚としても、基準電圧発生 回路の安定した動作を確保することができると共に、試 験時、降圧回路に対して、基準電圧発生回路が出力する 基準電圧よりも低電圧の基準電圧を外部から供給するこ とができるようにする。

【構成】通常動作時、外部電源電圧VCCよりも低電圧 の昇圧電圧VIIBを電源電圧としてpMOSトランジ スタ36を介して基準電圧発生回路21に供給し、試験 時には、パッド38に外部電源電圧VCCを印加するこ とにより、pMOSトランジスタ36を非導通状態と し、基準電圧発生回路21を非活性状態にする。

昇圧回路 VCC 基準電圧発生回路 降圧回路 時圧電圧VIIAを電源 **電圧として動作する** 内部回路

第1実施例の要部

【特許請求の範囲】

【請求項1】基準電圧(VREF)を出力する基準電圧 発生回路(15)と、

前記基準電圧(VREF)を外部から供給される外部電 源電圧(VCC)よりも低電圧の範囲で昇圧する昇圧回 路(16)と、

入力端(17A)を前記昇圧回路(16)の昇圧電圧出 力端 (16A) に接続され、出力端 (17B) を前記基 準電圧発生回路(15)の電源電圧入力端(15A)に 接続され、通常動作時は、電源投入によって導通状態と され、試験時は、制御端(17C)に所定の電圧(V A) を印加されることにより、非導通状態とされるスイ ッチ素子(17)と、

前記外部電源電圧(VCC)を降圧し、前記基準電圧 (VREF) と同一電圧の降圧電圧 (VIIA) を出力 する降圧回路(18)と、

前記降圧電圧(VIIA)を電源電圧として動作する内 部回路(19)とを設けて構成されていることを特徴と する半導体集積回路。

【請求項2】前記スイッチ素子(17)は、通常動作 時、昇圧回路(16)によって導通状態とされることを 特徴とする請求項1記載の半導体集積回路。

【請求項3】前記スイッチ素子(17)を導通状態とす るスイッチ制御回路を設けて構成されていることを特徴 とする請求項1記載の半導体集積回路。

【請求項4】前記スイッチ素子(17)は、ソースを入 カ端 (17A) とされ、ドレインを出力端 (17B) と され、ゲートを制御端(17C)とされ、前記ゲートを 抵抗素子を介して接地されると共にパッドに接続されて なるエンハンスメント形のpチャネルMISトランジス タからなることを特徴とする請求項1、2又は3記載の 半導体集積回路。

【請求項 5 】前記スイッチ制御回路は、ドレインを前記 外部電源電圧(VCC)を供給する電源線に接続され、 ゲートを接地されたデプレッション形の第1の n チャネ ルMISトランジスタと、一端を前記第1のnチャネル MISトランジスタのソースに接続され、他端を接地さ れた第1の負荷素子とを有し、前記第1のnチャネルM ISトランジスタのソースを出力端とする第1の回路を 初段回路として、ドレインを前記外部電源電圧(VC C) を供給する電源線に接続されたデプレッション形の 第2のnチャネルMISトランジスタと、一端を前記第 2のnチャネルMISトランジスタのソースに接続さ れ、他端を接地された第2の負荷素子とを有し、前記第 2のn チャネルMISトランジスタのゲートを入力端、 前記第2のnチャネルMISトランジスタのソースを出 力端とする一又は複数の第2の回路を縦列接続して構成 されていることを特徴とする請求項3又は4記載の半導 体集積回路。

【請求項6】前記第1、第2のnチャネルMISトラン 50

ジスタは、バックバイアス電圧をそのソースの電圧と同 一電圧となるようにされていることを特徴とする請求項 5 記載の半導体集積回路。

【請求項7】前記昇圧回路(16)は、ドレインを接地 されたエンハンスメント形のpチャネルMISトランジ スタと、一端を前記外部電源電圧(VCC)を供給する 電源線に接続され、他端を前記pチャネルMISトラン ジスタのソースに接続された第1の負荷素子とを有し、 前記pチャネルMISトランジスタのゲートを入力端と し、前記pチャネルMISトランジスタのソースを出力 端とする一又は複数の第1の回路と、ドレインを前記外 部電源電圧(VCC)を供給する電源線に接続されたデ プレッション形のnチャネルMISトランジスタと、一 端を前記nチャネルMISトランジスタのソースに接続 され、他端を接地された第2の負荷素子とを有し、前記 nチャネルMISトランジスタのゲートを入力端とし、 前記nチャネルMISトランジスタのソースを出力端と する一又は複数の第2の回路とを縦列接続させて構成さ れていることを特徴とする請求項1、2、3、4、5又 は6記載の半導体集積回路。 20

【請求項8】前記pチャネルMISトランジスタは、バ ックバイアス電圧をそのソースの電圧と同一電圧となる ようにされ、前記nチャネルMISトランジスタは、バ ックバイアス電圧をそのソースの電圧と同一電圧となる ようにされていることを特徴とする請求項7記載の半導 体集積回路。

【請求項9】前記第1、第2の負荷素子は、抵抗として 動作するようにされたトランジスタからなることを特徴 とする請求項7又は8記載の半導体集積回路。

【請求項10】前記昇圧回路(16)は、ドレインを接 地されたエンハンスメント形のpチャネルMISトラン ジスタと、一端を前記外部電源電圧(VCC)を供給す る電源線に接続され、他端を前記pチャネルMISトラ ンジスタのソースに接続された負荷素子とを有し、前記 p チャネルMISトランジスタのゲートを入力端とし、 前記pチャネルMISトランジスタのソースを出力端と する複数の回路を縦列接続させて構成されていることを 特徴とする請求項1、2、3、4、5又は6記載の半導 体集積回路。

【請求項11】前記pチャネルMISトランジスタは、 40 バックバイアス電圧をそのソースの電圧と同一電圧とな るようにされていることを特徴とする請求項10記載の 半導体集積回路。

【請求項12】前記昇圧回路(16)は、ドレインを前 記外部電源電圧(VCC)を供給する電源線に接続され たデプレッション形のnチャネルMISトランジスタ と、一端を前記nチャネルMISトランジスタのソース に接続され、他端を接地された負荷素子とを有し、前記 nチャネルMISトランジスタのゲートを入力端とし、 前記nチャネルMISトランジスタのソースを出力端と

BEST AVAILABLE CO.

する複数の回路を縦列接続させて構成されていることを 特徴とする請求項1、2、3、4、5又は6記載の半導 体集積回路。

【請求項13】前記nチャネルMISトランジスタは、 バックバイアス電圧をそのソースの電圧と同一電圧とな るようにされていることを特徴とする請求項12記載の 半導体集積回路。

【請求項14】前記負荷素子は、抵抗として動作するようにされたトランジスタからなることを特徴とする請求項10、11、12又は13記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、基準電圧発生回路と、 外部から供給される外部電源電圧を降圧し、基準電圧発 生回路から出力される基準電圧と同一電圧の降圧電圧を 出力する降圧回路とを内蔵して構成される半導体集積回 路に関する。

[0002]

【従来の技術】従来、この種の半導体集積回路として、図11に、その要部を示すようなものが知られている。【0003】図中、1は基準電圧VREFを出力する基準電圧発生回路であり、2は外部から供給される外部電源電圧VCCを供給するVCC電源線、3~5は抵抗、6、7はエンハンスメント形のnMOSトランジスタ(nチャネルMOSトランジスタ)、8、9はデプレッション形のnMOSトランジスタである。

【0004】また、10は外部から供給される外部電源電圧VCCを降圧する降圧回路であり、11はVCC電源線、12はレギュレータ・トランジスタをなすエンハンスメント形のpMOSトランジスタ(pチャネルMOSトランジスタ)、13はオペアンプ、VIIAは外部電源電圧VCCを降圧してなる降圧電圧である。

【0005】また、14は降圧回路10から出力される 降圧電圧VIIAを電源電圧として動作する内部回路で ある。

【0006】ここに、基準電圧発生回路 1 は、エンハンスメント形の n MO S トランジスタのスレッショルド電圧をV T Hn-E、デプレッション形の n MO S トランジスタのスレッショルド電圧をV T Hn-D とした場合、基準電圧V R E F として、2 × V T H n-D | なる電圧を出力するというものである。

【0007】また、降圧回路10は、外部電源電圧VCCをpMOSトランジスタ12で降圧し、このpMOSトランジスタ12で降圧し、このpMOSトランジスタ12のドレインに得られる降圧電圧VIIAをオペアンプ13の逆相入力端子にフィードバックして、オペアンプ13の出力によりpMOSトランジスタ12のゲート電圧を制御し、基準電圧VREFと同一電圧の降圧電圧VIIAを出力するというものである。

[0008]

【発明が解決しようとする課題】ここに、基準電圧発生 50

回路1を構成するnMOSトランジスタ8、9には外部 電源電圧VCCが印加されるのに対して、内部回路14 を構成するトランジスタには降圧電圧VIIAが印加さ れる。

【0009】このため、nMOSトランジスタ8、9のゲート酸化膜を内部回路14を構成するトランジスタのゲート酸化膜と同一のプロセスで形成し、nMOSトランジスタ8、9のゲート酸化膜を内部回路14を構成するトランジスタのゲート酸化膜と同一の膜厚とする場合には、耐圧不足となり、安定した動作を保証することができない。

【0010】ここに、nMOSトランジスタ8、9のゲート酸化膜を内部回路14を構成するトランジスタのゲート酸化膜よりも厚く形成する場合には、基準電圧発生回路1の動作の安定化を図ることができるが、このようにする場合には、プロセスが複雑化してしまうという問題点があった。

【0011】また、このような基準電圧発生回路1を内蔵する半導体集積回路においては、試験時、基準電圧V 20 REFと異なる電圧の基準電圧を外部から供給する場合がある。

【0012】この場合においては、外部から供給される 基準電圧が基準電圧発生回路1から出力される基準電圧 VREFよりも高電圧の場合には、外部から供給される 基準電圧は基準電圧発生回路1から出力される基準電圧 VREFに打ち勝つので、基準電圧VREFよりも高電 圧の基準電圧をオペアンプ13の正相入力端子に供給す ることができる。

【0013】これに対して、外部から供給される基準電圧が基準電圧発生回路1から出力される基準電圧VRE Fよりも低電圧の場合には、外部から供給される基準電圧VRE Fに打ち勝つことができず、このままの回路では、試験時、基準電圧VREFよりも低電圧の基準電圧をオペアンプ13の正相入力端子に供給することができない。

【0014】本発明は、かかる点に鑑み、基準電圧発生 回路を構成するトランジスタのゲート酸化膜と、降圧電 圧を電源電圧として動作する内部回路を構成するトラン ジスタのゲート酸化膜とを同一のプロセスで形成して同 40 一の膜厚としても、基準電圧発生回路の安定した動作を 確保することができると共に、試験時、降圧回路に対し て、基準電圧発生回路が出力する基準電圧よりも低電圧 の基準電圧を外部から供給することができるようにした 半導体集積回路を提供することを目的とする。

[0015]

【課題を解決するための手段】本発明による半導体集積回路は、図1に原理説明図を示すように、基準電圧発生回路15と、昇圧回路16と、スイッチ素子17と、降圧回路18と、降圧回路18から出力される降圧電圧VIIAを電源電圧として動作する内部回路19とを設け

BEST AVAILABLE COPY

て構成される。

【0016】ここに、基準電圧発生回路15は、基準電圧VREFを出力するものであり、昇圧回路16は、基準電圧発生回路15から出力される基準電圧VREFを外部から供給される外部電源電圧VCCよりも低電圧の範囲で昇圧するものである。

【0017】また、スイッチ素子17は、入力端17A を昇圧回路16の昇圧電圧出力端16Aに接続され、出力端17Bを基準電圧発生回路15の電源電圧入力端15Aに接続され、通常動作時は、電源投入によって導通 10 状態とされ、試験時は、制御端17Cに所定の電圧VA を印加されることにより、非導通状態とされるものである。

【0018】また、降圧回路18は、外部から供給される外部電源電圧VCCを降圧し、基準電圧VREFと同一電圧の降圧電圧VIIAを出力するものである。

[0019]

【作用】本発明においては、通常動作時、スイッチ素子 17は導通状態とされるので、昇圧回路16から出力さ れる昇圧電圧VIIBがスイッチ素子17を介して基準 20 電圧発生回路15に電源電圧として供給される。

【0020】ここに、昇圧回路16は、基準電圧VRE Fを外部電源電圧VCCよりも低電圧の範囲で昇圧する ものとされており、昇圧電圧VIIBは外部電源電圧V CCよりも低電圧とされる。

【0021】このように、本発明においては、通常動作時、基準電圧発生回路15は、外部電源電圧VCCよりも低電圧の昇圧電圧VIIBを電源電圧として動作するようにされている。

【0022】したがって、基準電圧発生回路15を構成 30 するトランジスタのゲート酸化膜と、降圧電圧VIIA を電源電圧として動作する内部回路19を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、基準電圧発生回路15を構成するトランジスタのゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準電圧発生回路15の安定した動作を確保することができる。

【0023】また、本発明においては、スイッチ素子17の制御端17Cに所定の電圧VAを印加することにより、スイッチ素子17を非導通状態とし、基準電圧発生 40回路15を非活性状態にすることができるので、試験時、降圧回路18に対して、基準電圧発生回路15から出力される基準電圧VREFよりも低電圧の基準電圧を供給することができる。

[0024]

【実施例】以下、図2~図10を参照して、本発明の第 1実施例~第7実施例について説明する。

【0025】第1実施例・・図2、図3

図 2 は本発明の第 1 実施例の要部を示す回路図である。 電圧 $|V_{GS}| > |VTH_{p-E}|$ となり、pMOS トラン図中、2 1 は基準電圧VREF を出力する基準電圧発生 50 ジスタ 3 6 は導通状態となり、 $|VTH_{p-E}| + |VT$

回路であり、22~24は抵抗、25、26はエンハン スメント形のnMOSトランジスタ、27、28はデプ レッション形のnMOSトランジスタである。

【0026】また、29は基準電圧発生回路21から出力される基準電圧VREFを昇圧する昇圧回路であり、30は外部電源電圧VCCを供給するVCC電源線、31、32は抵抗、33はエンハンスメント形のpMOSトランジスタ、34はデプレッション形のnMOSトランジスタ、VIIBは基準電圧VREFを昇圧してなる昇圧電圧である。

【0027】また、36はスイッチ素子をなすエンハン スメント形のpMOSトランジスタ、37は抵抗、38 はパッドである。

【0028】また、39は外部電源電圧VCCを降圧する降圧回路であり、40はVCC電源線、41はレギュレータ・トランジスタをなすエンハンスメント形のpMOSトランジスタ、42はオペアンプ、VIIAは外部電源電圧VCCを降圧してなる降圧電圧である。

【0029】また、43は降圧回路39から出力される0 降圧電圧VIIAを電源電圧として動作する内部回路である。

【0030】ここに、基準電圧発生回路21は、図11に示す基準電圧発生回路1と同様に、基準電圧VREFとして、 $2\times VTH_{n-E}+2\times |VTH_{n-D}|$ なる電圧を出力するというものである。

【0031】また、降圧回路39は、外部電源電圧VCCをpMOSトランジスタ41で降圧し、このpMOSトランジスタ41のドレインに得られる降圧電圧VIIAをオペアンプ42の逆相入力端子にフィードバックして、オペアンプ42の出力によりpMOSトランジスタ41のゲート電圧を制御し、基準電圧VREFと同一電圧の降圧電圧VIIAを出力するというものである。

【0032】ここに、図3は本実施例の動作を示す図であり、基準電圧発生回路21及び昇圧回路29の特性を示している。

【0033】即ち、本実施例においては、通常動作時、外部電源電圧VCCが投入されると、当初、昇圧回路 29のpMOSトランジスタ 33のゲート電圧は抵抗 24を介して接地電圧0Vとされているので、昇圧電圧VIIBとして、 $|VTH_{P-E}|+|VTH_{n-D}|$ が出力される。

【0034】但し、VTHp-EはpMOSトランジスタのスレッショルド電圧、VTHn-Dは前述したように、 デプレッション形のnMOSトランジスタのスレッショ ルド電圧である。

【0035】この場合、pMOSトランジスタ36のゲート電圧は、抵抗37を介して接地電圧0 V とされているので、pMOSトランジスタ36のゲート・ソース間電圧 $|V_{6S}| > |VTH_{p-E}|$ となり、pMOSトランジスタ36は導通状態となり、 $|VTH_{p-E}| + |VT$

-4- BEST AVAILABLE COPY

20

Hn-D | が基準電圧発生回路 2 1 の電源電圧として供給される。

【0036】この結果、基準電圧VREFが上昇すると共に、昇圧電圧VIIBが上昇し、最終的には、基準電圧 $VREF=2\times VTH_{n-E}+2\times |VTH_{n-D}|$ となり、昇圧電圧 $VIIB=VREF+|VTH_{p-E}|+|VTH_{n-D}|$ となる。

【0037】このように、本実施例においては、通常動作時、基準電圧発生回路21は外部電源電圧VCCよりも低電圧の昇圧電圧VIIB=VREF+|VTHp-E|+|VTHn-D|を電源電圧として動作するように構成されている。

【0038】したがって、本実施例によれば、基準電圧発生回路21を構成するnMOSトランジスタ25~28のゲート酸化膜と、降圧電圧VIIAを電源電圧として動作する内部回路43を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、nMOSトランジスタ27、28のゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準電圧発生回路21の安定した動作を確保することができる。

【0039】また、本実施例においては、パッド38に 外部電源電圧VCCを印加することにより、pMOSト ランジスタ36を非導通状態とし、基準電圧発生回路2 1を非活性状態にすることができる。

【0040】したがって、試験時、降圧回路39のオペアンプ42の正相入力端子に対して、基準電圧発生回路21から出力される基準電圧VREFよりも低電圧の基準電圧を供給することができる。

【0041】第2実施例・・図4、図5

図4は本発明の第2実施例の要部を示す回路図であり、 本発明の第2実施例は、スタータ回路46を設け、その 他については、第1実施例と同様に構成したものであ る。

【0042】このスタータ回路46は、電源が投入された場合、昇圧回路29がpMOSトランジスタ36を導通状態とする前に、pMOSトランジスタ36を導通状態にするものであり、図5に示すように構成されている

【0043】図5中、47はVCC電源線、48、49 はデプレッション形のnMOSトランジスタ、50、5 1は抵抗である。

【0044】本実施例においては、通常動作時、電源が投入されると、スタータ回路46から2× | VTHn-D | が出力され、これがpMOSトランジスタ36が導通状態とされる。

【0045】そして、最終的には、基準電圧VREF= 2×VTHn-ε+2× | VTHn-D | となり、昇圧電圧V IIB=VREF+ | VTHp-E | + | VTHn-D | が基 50

準電圧発生回路21に電源電圧として供給される。

【0046】このように、本実施例においても、通常動作時、基準電圧発生回路21は外部電源電圧VCCよりも低電圧の昇圧電圧VIIB=VREF+|VTHp-E|+|VTHn-D|を電源電圧として動作するように構成されている。

【0047】したがって、本実施例によっても、基準電圧発生回路21を構成するnMOSトランジスタ25~28のゲート酸化膜と、降圧電圧VIIAを電源電圧として動作する内部回路43を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、nMOSトランジスタ27、28のゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準電圧発生回路21の安定した動作を確保することができる

【0048】また、本実施例においても、パッド38に 外部電源電圧VCCを印加することにより、pMOSト ランジスタ36を非導通状態とし、基準電圧発生回路2 1を非活性状態にすることができる。

【0049】したがって、試験時、降圧回路39のオペアンプ42の正相入力端子に対して、基準電圧発生回路21から出力される基準電圧VREFよりも低電圧の基準電圧を供給することができる。

【0050】第3実施例・・図6

図6は本発明の第3実施例の要部を示す回路図であり、本実施例は、昇圧回路として、図2に示す昇圧回路29と回路構成の異なる昇圧回路53を設け、その他については、第1実施例と同様に構成したものである。

【0051】昇圧回路53において、54はVCC電源 30 線、55はエンハンスメント形のpMOSトランジス タ、56~58はデプレッション形のnMOSトランジ スタ、59~62は抵抗である。

【0052】本実施例においては、通常動作時、基準電 EVREF=2×VTH_{n-E}+2× | VTH_{n-D} | とな り、昇圧電圧VIIB=VREF+ | VTH_{p-E} | +3 × | VTH_{n-D} | となる。

【0053】したがって、本実施例によっても、基準電圧発生回路21を構成するnMOSトランジスタ25~28のゲート酸化膜と、降圧電圧VIIAを電源電圧として動作する内部回路43を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、nMOSトランジスタ27、28のゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準電圧発生回路21の安定した動作を確保することができる。

【0054】また、本実施例においても、パッド38に外部電源電圧VCCを印加することにより、pMOSトランジスタ36を非導通状態とし、基準電圧発生回路21を非活性状態にすることができる。

【0055】したがって、試験時、降圧回路39のオペ

アンプ42の正相入力端子に対して、基準電圧発生回路 21から出力される基準電圧VREFよりも低電圧の基 準電圧を供給することができる。

【0056】第4実施例・・図7

図7は本発明の第4実施例の要部を示す回路図であり、本実施例は、昇圧回路として、図2に示す昇圧回路29と回路構成の異なる昇圧回路64を設け、その他については、第1実施例と同様に構成したものである。

【0057】昇圧回路64において、65はVCC電源線、66~68はデプレッション形のnMOSトランジスタ、69はエンハンスメント形のpMOSトランジスタ、70~73は抵抗である。

【0058】本実施例においては、通常動作時、基準電 EVREF=2×VTHn-E+2× | VTHn-D | とな り、昇圧電圧VIIB=VREF+3× | VTHn-D | + | VTHp-E | となる。

【0059】したがって、本実施例によっても、基準電圧発生回路21を構成するnMOSトランジスタ25~28のゲート酸化膜と、降圧電圧VIIAを電源電圧として動作する内部回路43を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、nMOSトランジスタ27、28のゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準電圧発生回路21の安定した動作を確保することができる。

【0060】また、本実施例においても、パッド38に 外部電源電圧VCCを印加することにより、pMOSト ランジスタ36を非導通状態とし、基準電圧発生回路2 1を非活性状態にすることができる。

【0061】したがって、試験時、降圧回路39のオペ 30 アンプ42の正相入力端子に対して、基準電圧発生回路 21から出力される基準電圧VREFよりも低電圧の基 準電圧を供給することができる。

【0062】第5実施例・・図8

図8は本発明の第5実施例の要部を示す回路図であり、 本実施例は、昇圧回路として、図2に示す昇圧回路29 と回路構成の異なる昇圧回路75を設け、その他につい ては、第1実施例と同様に構成したものである。

【0063】昇圧回路75において、76はVCC電源 線、77、78はエンハンスメント形のpMOSトラン ジスタ、79、80は抵抗である。

【0064】本実施例においては、通常動作時、基準電 EVREF=2×VTHn-E+2×|VTHn-D|とな り、昇圧電圧VIIB=VREF+2×|VTHp-E| となる。

【0065】したがって、本実施例によっても、基準電 圧発生回路21を構成するnMOSトランジスタ25~ 28のゲート酸化膜と、降圧電圧VIIAを電源電圧と して動作する内部回路43を構成するトランジスタのゲ ート酸化膜とを同一のプロセスで形成して同一の膜厚と 10

しても、nMOSトランジスタ27、28のゲート酸化 膜の耐圧不足による不安定動作を招くことがなく、基準 電圧発生回路21の安定した動作を確保することができ る

【0066】また、本実施例においても、パッド38に 外部電源電圧VCCを印加することにより、pMOSト ランジスタ36を非導通状態とし、基準電圧発生回路2 1を非活性状態にすることができる。

【0067】したがって、試験時、降圧回路39のオペアンプ42の正相入力端子に対して、基準電圧発生回路21から出力される基準電圧VREFよりも低電圧の基準電圧を供給することができる。

【0068】第6実施例・・図9

図9は本発明の第6実施例の要部を示す回路図であり、 本実施例においては、昇圧回路として、図2に示す昇圧 回路29と回路構成の異なる昇圧回路82が設けられて いる

【0069】ここに、昇圧回路82は、pMOSトランジスタ33のバックバイアス電圧がそのソースの電圧と同一電圧となるようにする共に、nMOSトランジスタ34のバックバイアス電圧がそのソースの電圧と同一電圧となるようにしたものであり、その他については、図2に示す昇圧回路29と同様に構成されている。

【0070】また、pMOSトランジスタ36は、そのバックバイアス電圧をそのソースの電圧と同一になるようにされている。その他については、第1実施例と同様に構成されている。

【0071】本実施例においては、通常動作時、基準電 EVREF=2×VTHn-E+2× | VTHn-D | とな り、昇圧電圧VIIB=VREF+ | VTHp-E | + | VTHn-D | となる。

【0072】したがって、本実施例によっても、基準電 圧発生回路21を構成するnMOSトランジスタ25~28のゲート酸化膜と、降圧電圧VIIAを電源電圧として動作する内部回路43を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、nMOSトランジスタ27、28のゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準電圧発生回路21の安定した動作を確保することができる。

【0073】また、本実施例においても、パッド38に 外部電源電圧VCCを印加することにより、pMOSト ランジスタ36を非導通状態とし、基準電圧発生回路2 1を非活性状態にすることができる。

【0074】したがって、試験時、降圧回路39のオペアンプ42の正相入力端子に対して、基準電圧発生回路21から出力される基準電圧VREFよりも低電圧の基準電圧を供給することができる。

【0075】第7実施例··図10

40

0 図10は本発明の第7実施例の要部を示す回路図であ

り、本実施例は、昇圧回路として、図2に示す昇圧回路 29と回路構成の異なる昇圧回路84を設け、その他に ついては、第1実施例と同様に構成したものである。

【0076】昇圧回路84において、85はVCC電源 線、86はエンハンスメント形のpMOSトランジス タ、87はデプレッション形のnMOSトランジスタ、 88、89はエンハンスメント形のnMOSトランジス タであり、nMOSトランジスタ88、89は抵抗とし て動作させるものである。

【0077】本実施例においては、通常動作時、基準電 10 EVREF=2×VTH_{n-E}+2×|VTH_{n-D}|とな り、昇圧電圧VIIB=VREF+|VTH_{P-E}|+| VTH_{n-D}|となる。

【0078】したがって、本実施例によっても、基準電圧発生回路21を構成するnMOSトランジスタ25~28のゲート酸化膜と、降圧電圧VIIAを電源電圧として動作する内部回路43を構成するトランジスタのゲート酸化膜とを同一のプロセスで形成して同一の膜厚としても、nMOSトランジスタ27、28のゲート酸化膜の耐圧不足による不安定動作を招くことがなく、基準20電圧発生回路21の安定した動作を確保することができる。

【0079】また、本実施例においても、パッド38に 外部電源電圧VCCを印加することにより、pMOSト ランジスタ36を非導通状態とし、基準電圧発生回路2 1を非活性状態にすることができる。


【0080】したがって、試験時、降圧回路39のオペアンプ42の正相入力端子に対して、基準電圧発生回路21から出力される基準電圧VREFよりも低電圧の基準電圧を供給することができる。

[0081]

【発明の効果】以上のように、本発明によれば、基準電 圧発生回路を構成するトランジスタのゲート酸化膜と、 降圧回路から出力される降圧電圧を電源電圧として動作 する内部回路を構成するトランジスタのゲート酸化膜と

【図3】

基準電圧発生回路21及び昇圧回路29の特性



12

を同一のプロセスで形成して同一の膜厚としても、基準 電圧発生回路の安定した動作を確保することができると 共に、試験時、降圧回路に対して、基準電圧発生回路が 出力する基準電圧よりも低電圧の基準電圧を外部から供 給することができる。

【図面の簡単な説明】

【図1】本発明の原理説明図である。

【図2】本発明の第1実施例の要部を示す回路図である。

70 【図3】本発明の第1実施例が設けている基準電圧発生 回路及び昇圧回路の特性を示す図である。

【図4】本発明の第2実施例の要部を示す回路図である。

【図5】本発明の第2実施例が設けているスタータ回路 を示す回路図である。

【図6】本発明の第3実施例の要部を示す回路図である。

【図7】本発明の第4実施例の要部を示す回路図である。

20 【図8】本発明の第5実施例の要部を示す回路図である

【図9】本発明の第6実施例の要部を示す回路図である。

【図10】本発明の第7実施例の要部を示す回路図である。

【図11】従来の半導体集積回路の一例の要部を示す回 路図である。

【符号の説明】

(図1)

30 15 基準電圧発生回路

16 昇圧回路

17 スイッチ素子


18 降圧回路

19 降圧電圧VIIAを電源電圧として動作する内部 回路

【図5】

スタータ回路 4 6

pMOSトランジスタ36のソースへ



【図1】

【図2】

本発明の原理説明図

17 スイッチ薬子

16

昇圧回路

降圧回路


降圧電圧VIIAを電源 電圧として動作する 内部回路

VIIA

VIIB

(VA)

基準電圧 発生回路




【図4】


【図6】


第3実施例の要部

第2実施例の要部




【図7】






【図8】

第5実施例の要部




【図9】

第6実施例の要部



【図10】

第7実施例の要部



【図11】

従来の半導体集積回路の一例の要部

